

موعد تحویل: ۱۵ دی - ساعت ۱۲:۰۰ ظهر (تحویل صرفاً از طریق سامیاد (<http://el.yazd.ac.ir>) امکان پذیر است)

برای انجام این پروژه، لازم است تا از شبیه‌ساز logisim که از آدرس <http://www.cburch.com/logisim/download.html> قابل دریافت است؛ استفاده کنید. در صورتی که به شبکه داخلی دانشگاه دسترسی داشته باشید؛ می‌توانید از آدرس <http://judge.cs.yazd.ac.ir/pcs> فایل مربوطه را دریافت کنید.

۱- مطلوب است طراحی مداری که تابع $XOR(a,b)$ را محاسبه نماید. فایل را به نام xor ذخیره و آپلود نمایید.

۲- مطلوب است طراحی یک واحد محاسبه و منطق که عملیات ذیل را برای ورودی‌های ۳۲ بیتی محاسبه نماید.

کد عملیات	دستور مربوطه
00	$R = A + B$
01	$R = A - B$
10	$R = A \text{ and } B$
11	$R = A \text{ or } B$

۳- مطلوب است طراحی یک پردازنده کامل شامل:

- ALU برای پشتیبانی از دستورات beq, sw, lw, ori, subu, addu
- مسیر داده متناسب با مجموعه دستورات فوق
- واحد کنترل (اختیاری)
- واحد بازیابی دستورات از حافظه (اختیاری)

به نحوی که هرگاه یک دستور به شکل یک دنباله دودویی ارائه شود، خروجی مناسب را تولید کند.

نکته مهم: لازم است تا قالب دستورات را مشخص نمایید و متناسب با آن محاسبات خود را انجام دهید. همچنین، مجموعه‌ی ثبات‌ها را حداقل ۴ ثبات ۳۲ بیتی در نظر بگیرید.

موفق باشید

شکیبا